Меню

Назначение выводов счетчика jk триггера



jk триггер

Таблица истинности jk триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, его схема изменена таким образом, что при подаче двух единиц jk триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов он изменяет своё состояние на противоположное. Таблица истинности jk триггера приведена в таблице 1.

Таблица 1. Таблица истинности jk триггера.

С K J Q(t) Q(t+1) Пояснения
x x Режим хранения информации
x x 1 1
1 Режим хранения информации
1 1 1
1 1 1 Режим установки единицы J=1
1 1 1 1
1 1 Режим записи нуля K=1
1 1 1
1 1 1 1 K=J=1 счетный режим триггера
1 1 1 1

Один из вариантов внутренней схемы JK-триггера приведен на рисунке 1. Он построен по классической двухтактной схеме. Приведенная на рисунке 1 схема удобна для изучения принципов работы данного триггера в счетном режиме.


Рисунок 1. Внутренняя схема jk триггера

Для реализации счетного режима в схеме введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря обратной связи на входах R и S первого триггера никогда не может возникнуть запрещенная комбинация, а то, что она перекрестная, вводит новый режим работы — счетный. При подаче на входы j и k логической единицы одновременно JK-триггер переходит в счетный режим, подобно T триггеру.

Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее временными диаграммами RS- и . Условно-графическое обозначение приведено на рисунке 2.


Рисунок 2. Условно-графическое обозначение jk триггера

Цифровые микросхемы обычно собираются на элементах «И-НЕ». Тогда схема, приведенная на рисунке 1, преобразуется в схему, показанную на рисунке 3.


Рисунок 3. jk триггер, собранный на логических элементах «И-НЕ»

В промышленно выпускающихся микросхемах обычно кроме входов j и k реализуются входы R и S, которые позволяют устанавливать jk-триггер в заранее определённое исходное состояние. Именно так реализованы микросхемы 155ТВ1, 133ТВ1, SN7472. На рисунке 4 приведена цоколевка этих микросхем.


Рисунок 4. Цоколевка микросхем К155ТВ1

В названиях отечественных микросхем для обозначения jk триггера присутствуют буквы ТВ. Например, микросхемы К1554ТВ9 и К1554ТВ15 содержат в одном корпусе по два jk триггера. В качестве примеров иностранных микросхем, содержащих jk триггеры можно назвать такие микросхемы, как 74HCT73, 74LVC109 или 74ACT109. В качестве примера на рисунке 5 приведена цоколевка микросхемы К1554ТВ15 (74ACT109)


Рисунок 5. Цоколевка микросхем К1554ТВ15

Так как jk триггер является универсальной схемой, то рассмотрим несколько примеров ее использования. Начнем с примера его использования в качестве обнаружителя коротких импульсов.


Рисунок 6. Схема обнаружения короткого импульса на jk триггере

В данной схеме при поступлении на вход «C» импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например, микропроцессором). Для того, чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.

Теперь рассмотрим пример построения на jk триггере ждущего мультивибратора (схема, формирующая заданную длительность импульса). Один из вариантов схемы ждущего мультивибратора приведен на рисунке 7.


Рисунок 7. Схема ждущего мультивибратора, собранного на jk триггере

Схема ждущего мультивибратора работает подобно схеме обнаружения короткого импульса. Длительность выходного импульса определяется постоянной времени RC цепочки. Диод VD1 предназначен для быстрого восстановления исходного состояния схемы (разряда емкости C). Если быстрое восстановление схемы не требуется, например, когда длительность выходных импульсов гарантированно меньше половины периода следования входных импульсов, то диод VD1 можно исключить из схемы ждущего мультивибратора.

Читайте также:  Программируемые счетчики электроэнергии для чего

В качестве последнего примера применения универсального jk триггера, рассмотрим схему счетного T-триггера. Схема счетного триггера приведена на рисунке 8.


Рисунок 8. Схема счетного триггера, построенного на jk триггере

В схеме, приведенной на рисунке 8, для реализации счетного режима работы триггера на входы J и K подаются уровни логической единицы. Если эти входы вывести в качестве отдельного входа, то они образуют отдельный вход разрешения счета T.

Применение в составе цифровых счетчиков является их основной областью применения. В современной технике цифровые схемы собираются на основе заказных микросхем (ASIC) или микросхем программируемой логихи (FPGA). Их проектирование может вестись в графическом редакторе, точно так же, как это было описано выше, а может применяться язык программирования цифровых микросхем. В качестве примера на приведено описание jk триггера на языке VERILOG.

Листинг 1. Описание модуля jk триггера на языке VERILOG

Дата последнего обновления файла 20.10.2019

Источник

JK-триггер

Устройство и принцип работы JK-триггера

Наиболее сложный по конструкции триггер широко используется в цифровой технике благодаря своей универсальности. Это, так называемый, JK-триггер.

На рисунке видно, что JK-триггер имеет пять входов, в том числе прямой Q и инверсный выходы Q.

К уже известным входам R (Reset) – сброс, S (Set) – установка, С — тактовый вход добавлены ещё два. Это входы J (Jump) и K (Kill).

Благодаря наличию этих дополнительных входов появляется возможность несложными схемными средствами достигать интересных результатов.

Логика работы основных входов (C, J, K) реализована следующим образом. Если на входе J высокий потенциал, а на входе K – ноль, то триггер установится в единичное состояние по спаду тактового импульса на входе С. Если на входе J – ноль, а на входе К высокий потенциал то по спаду тактового импульса триггер «сбросится» в нулевое состояние. Когда J=K=0 независимо от тактовых импульсов состояние триггера не меняется. И если J=K=1, то при приходе каждого тактового импульса состояние триггера меняется на противоположное. В этом случае триггер работает как делитель частоты на два.

Благодаря такой логике работы появляется возможность довольно гибко настраивать алгоритм работы триггера. Такая универсальность позволяет использовать JK-триггер в устройствах со сложной логикой работы.

На JK-триггерах несложно реализовать делитель частоты на десять. Если мы подадим на вход импульсы с частотой 10 кГц, то на выходе получим уже 1 кГц. Такие схемы называют декадным делителем или декадой.

Делители с различным коэффициентом пересчёта раньше активно использовались радиолюбителями при изготовлении электронных часов и несложных музыкальных инструментов. Данная схема очень неэкономична и займёт много места, если собирать её на дискретных элементах, так как в ней используется четыре триггера и элемент 2И.

В широко распространённую серию К155 на базе ТТЛ логики входит универсальный JK-триггер К155ТВ1 (КМ155ТВ1). Зарубежными аналогами этой микросхемы являются SN7472N, 7472, SN7472J. Этот триггер построен по двухступенчатой схеме и имеет сложную входную логику, где три входа J и три входа K объединены по схеме логического И. Кроме того триггер имеет прямой и инверсный выходы, входы установки и сброса (S и R) и вход тактовых импульсов С. Вот так он обозначается на схеме.

Читайте также:  Ротационные счетчики газа принцип работы

Вот так выглядит его внутренняя структура. Те, кто знаком с базовыми логическими элементами и устройством простейшего RS-триггера разберутся в устройстве JK-триггера без особых трудностей.

Этот триггер, как видно на схеме, организован на основе логических элементов И – НЕ с различным числом входов. В схеме присутствуют элементы: 2И – НЕ, 3И – НЕ, и 6И – НЕ. Наличие элементов 6И – НЕ, а также двухступенчатой структуры делает триггер многоцелевым и универсальным. В зависимости от конечной задачи, входы триггера могут объединяться или подключаться к другим логическим элементам схемы.

На микросхеме К155ТВ1 можно собрать несложную схему наглядно демонстрирующую работу JK-триггера. Как у почти всех микросхем этой серии 7 вывод — это корпус, а 14 вывод — это напряжение питания +5V . На 12 вывод (вход тактовых импульсов), и на прямой и инверсный выходы триггера, (выводы 8 и 6), необходимо подключить светодиоды через токоограничивающие резисторы.

После подключения питания один из выходных светодиодов загорается. Теперь можно проверить работу триггера по входам установки и сброса. Для этого необходимо поочерёдно подавать на выводы 2 (R) и 13 (S) низкий потенциал или «корпус».

Светодиодные индикаторы будут попеременно загораться и гаснуть, индицируя в каком состоянии находится триггер. Это проверка работоспособности. Теперь можно посмотреть работу триггера в счётном режиме. Для этого можно объединить входы J и K и соединить их с напряжением питания +5V через резистор.

Этого можно и не делать. По определению любой вывод микросхемы ТТЛ-логики, если он просто «висит» в воздухе и никуда не подключен, находится под высоким потенциалом (уровень логической единицы). Соединение свободных выводов микросхем с плюсом источника питания производится для предотвращения случайных срабатываний, то есть для повышения помехозащищённости.

Теперь можно подать на вход С импульсы такой частоты, чтобы их было визуально видно по работе светодиода HL1. Светодиоды, подключенные к выходам триггера, будут срабатывать с частотой в два раза меньше. То есть в этом режиме JK-триггер делит частоту входного сигнала на два.

Для тестирования триггера понадобится источник внешнего тактового сигнала, чтобы подать последовательность импульсов на вход C.

Простейший генератор прямоугольных импульсов можно собрать, используя микросхему К155ЛА3.

Она содержит четыре элемент 2И – НЕ. Для генератора достаточно двух элементов. Период следования импульсов можно ориентировочно рассчитать по формуле T=1,4*R1*C1. Частота генератора прямоугольных импульсов в таком случае приблизительно будет равна f = 1/T. Для тех номиналов резистора R1 и конденсатора C1, что показаны на схеме, период генератора ориентировочно равен: T = 1,4 * 1000 * 0,00047 = 0,658 (с). Частота f = 1/0,658 = 1,5197.

1,5 (Гц). В дальнейшем этот простейший генератор можно использовать для проверки работоспособности различных цифровых устройств.

Источник

Назначение выводов счетчика jk триггера

Поиск по сайту

JK-триггер

Рассмотрим схему простейшего JK-триггера. От RST-триггера он отличается двумя обратными связями, которые устраняют неопределенность в таблице состояний. Назначение входов J и К такое же, как и входов R и S (сброс и установка). Буквы J и К были выбраны в свое время авторами как соседние в алфавите (сравните К и S).

Читайте также:  Простейший счетчик для магазина

Если входы J, C и К объединить, то получим схему Т-триггера, а если входы элементов ТТЛ DD1.1 и DD1.2 равноправны. Следовательно, как только на объединенный вход С поступит напряжение высокого уровня (после низкого), состояние выходов Q и Q изменится. Вход С можно от общей точки отключить, и в этом случае входная комбинация J = H и К = В переключит триггер: объединенные входы J и К выступят в роли отомкнутого входа С. Таким образом, неопределенности на выходах триггера при обоих высоких входных уровнях в JK-триггере не существует.

Рассмотрим схему управления JK-триггером и его таблицу состояний, в которой две графы: установлено (делается в момент tn) и записано (анализируется состояние выходов после прихода тактового перепада в последующий момент tn+1). При входных сигналах J = H и К = Н состояние выходов не меняется, оно сохраняется таким, каким было в момент установки tn. Напомним, что напряжение низкого уровня на одном входе элемента ТТЛ отменяет прохождение сигналов от других его входов и удерживает выходной сигнал на высоком уровне.

Когда через входы J и К в момент tn загружаем взаимно противоположные уровни, то в последующий момент tn+1 выходы JК-триггера устанавливаются в такие же состояния, как и RS-триггер. Последняя строка таблицы отображает, что при подаче на входы J и К одновременно напряжений высокого уровня (входы можно просто соединить), триггер перебрасывается, переходит в состояние, противоположное предыдущему. Например, если было Qn = B; Qn = Н, то станет Qn+1 = Н и Qn+1 = В Двухфазный способ управления полным тактовым импульсом С применяется и для двухступенчатых JK-триггеров . Этот триггер, как и простой JK-триггер, имеет обратные связи с выходов на входы, исключающие неопределенное логическое состояние. Схема простейшего двухступенчатого JK-триггера показана на рисунке. Защелка ТМ состоит из элементов DD1.2 и DD1.3. Элементы DD1.1 и DD1.4 — входные ключи с которых снимается сигнал C для управления ТП, защелка RS которого построена на элементах DD1.7 и DD1.8. Сигналы управления подаются на ТП через DD1.5 и DD1.6. Триггер может иметь вход общего сброса данных R, который для этой схемы иногда в литературе называют сlеаr. Многие JK-триггеры имеют также вход предварительной установки S (другое название preset), симметричный входу R, что создает дополнительные входы у элементов DD1,1, DD1.2 и DD1.7.

Рассмотрим осциллограмму переключающего импульса, на которой отмечены этапы работы составного триггера. В момент t1 ТП изолирован от ТМ; в момент t2 разрешается прием данных входами TM. С приходом отрицательного перепада импульса в момент t3 запрещается прием данных входами ТМ, а в момент t4 заканчивается перенос данных из ТМ в ТП. Таким образом, замечательное свойство двухфазного управления состоит в том, что входы приема данных за период тактового импульса, т.е. во время загрузки 1 бита информации, не имеют сквозной связи с выходными цепями. Изоляция входов и выходов обеспечивает устойчивое переключение сложного триггера, если частота тактОвых импульсов нестабильна (дрожит).

Источник