Меню

Кольцевой счетчик что это



Счетчики

Содержание главы:

Двоичный счетчик. . Действие четырехразрядного двоичного счетчика на JK-триггерах (рис. 1) поясняют временные диаграммы (рис. 2), из которых следует,

что до прихода первого импульса все триггеры находились в нулевом состоянии. Срез первого импульса переключает нулевой триггер в единичное состояние. Затем срез второго импульса переключает его в нулевое состояние и т. д. Триггер под номером 1 переключается срезом импульса с выхода триггера 0 и т. д. Из временных диаграмм видно, что частота следования импульсов каждым триггером делится на 2. После прихода шестнадцати импульсов все четыре триггера находятся в таком же состоянии, как и до прихода первого импульса. Наблюдая состояние выходов Q, Q1, Q2 и Q3 можно судить о том, сколько пришло импульсов. Например, при нуле импульсов Q = Q1 = Q2 = Q3= 0. После прихода пятнадцати импульсов Q = Q1 = Q2 = О3= 1. В первом случае это соответствует записи числа 0 в виде 0000, а во втором — записи числа 15 в виде 1111. После прихода восьми импульсов Q=Ql=Q2=0 и Q3=1. Следовательно, числа записываются в обратном порядке — последний разряд является высшим. В интегральном исполнении выпускаются 4-, 8- и 12-разрядные счетчики. Счетчики одновременно являются и делителями частоты в 2n раз, где n — число разрядов. Описанный выше счетчик называется асинхронным или последовательным. В нем каждый последующий каскад считает после предыдущего.

Десятичный счетчик. . Десятичный счетчик состоит из декадных счетчиков, причем число декадных счетчиков равно максимальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавливаются в нулевое состояние. Схема декадного счетчика показана на рис. 3, а временные диаграммы — на рис. 4.


Благодаря обратной связи инвертирующего выхода третьего триггера со входом первого триггера на входе первого триггера J = Q3 = 1, пока не пришел и не закончился восьмой импульс. После окончания восьмого импульса Q3 = 0. В соответствии с таблицей состояний JK-триггера выход первого триггера (на рис. 3 второй справа) Q1 = 0, так как для него J = Q3 = 0; К = 1. Второй триггер (на рис. 3 а третий справа) является Т-триггером, так как у него J = К = 1 = const, и управляется он срезом импульса Q1. В соответствии с временными диаграммами (рис. 4) его переключение произойдет лишь после 14-го импульса. Третий триггер имеет J = J1 = J2 = 0; К = K1 = К2 = 1. По окончании десятого импульса он переключается в нулевое состояние срезом импульса Q. Из временных диаграмм видно, что после десятого импульса выходы всех триггеров находятся в нулевом состоянии. Если выход Q3 подать на вход С нулевого триггера следующего декадного счетчика, то на выходе этого триггера Q становится равным 1 по окончании импульса Q3 первого декадного счетчика. Очевидно, что первый декадный счетчик считает единицы, а второй — десятки.

Цифровой частотомер. . Одним из важных применений десятичного счетчика является цифровой частотомер. Он работает следующим образом. Обычное гармоническое колебание, частота которого измеряется, превращается в колебание в виде прямоугольной волны. Для этого гармоническое колебание усиливается и ограничивается. Прямоугольная волна подается на десятичный счетчик, считающий в течение 1 с или другого отрезка времени, кратного 1 с. Число прямоугольных импульсов, сосчитанных счетчиком за 1 с, равно измеряемой частоте. Точность частотомера зависит от точности временного интервала, в течение которого ведется счет прямоугольных импульсов. Поэтому в качестве временного интервала используется полу период колебания, полученного в результате деления частоты генератора, стабилизированного кварцем.

Кольцевые счетчики. . Кольцевые счетчики — это замкнутые «в кольцо» регистры сдвига, состояния триггеров в которых изменяются под воздействием входных сдвигающих импульсов. В простейшем случае по кольцу циркулирует одна кодовая единица, так что коэффициент пересчета счетчика равен числу входящих в него триггеров. Схема подобного кольцевого счетчика, построенного на рассмотренном в главе Регистры регистре К155ИР1, показана на рис. 5, а.

Выход Q4 последнего триггера соединен со входом регистра I, благодаря чему и образуется кольцевое соединение триггеров. Начальная установка триггеров счетчика производится при V=l подачей импульса на вход C1. Поскольку на вход D1 подан потенциал 1, а на входы D2-D4-потенциал 0, то при этом первый триггер установится в 1, а остальные в 0. Счетный режим в данном случае реализуется при V=0 и подаче входных импульсов на вход С2. В этом случае триггеры последовательно принимают состояния 1000, 0100, 0010, 0001 и далее цикл снова повторяется. Таким образом, после прихода четырех входных импульсов счетчик возвращается в исходное состояние. Это и означает, что коэффициент пересчета счетчика равен четырем. Для увеличения коэффициента пересчета можно увеличивать число разрядов в кольце или соединять счетчики последовательно. В частности, счетчик на 10 может быть получен путем последовательного соединения одного счетного триггера и кольцевого счетчика на 5. Неприятной особенностью подобных кольцевых счетчиков является то, что сбои, вызванные лишними или не достающими кодовыми единицами в кольце, несамоустранимы. Действительно, если, например, под воздействием импульса помехи триггер, находившийся в состоянии «1», перейдет в «0», то все триггеры в кольце окажутся в нулевом состоянии и счетные импульсы не будут изменять состояния счетчика. Подобные сбои могут быть устранены только повторной начальной установкой триггеров счетчика. Одним из методов борьбы с подобными сбоями является введение в счетчик логической цепи, разрешающей запись единицы в первый триггер только тогда, когда все остальные триггеры находятся в нуле (рис. 5, б). Все то время, пока хотя бы один триггер регистра находится в единице, на выходе цепи ИЛИ-НЕ будет существовать потенциал «нуль». Когда под воздействием счетных импульсов все триггеры установятся в нуль, на выходе этой цепи появится единица. Очередной тактовый импульс установит в единицу первый триггер, и таким образом снова начнется цикл продвижения единицы по разрядам регистра. Подобный кольцевой счетчик имеет коэффициент пересчета на единицу больше числа разрядов используемого регистра. В частности, в счетчике рис. 5, 6 коэффициент пересчета равен пяти. С выхода ячейки ИЛИ-НЕ в данном случае можно снимать сигнал, как бы соответствующий пятому триггеру в кольце (Q5). Заметим, что если в схеме рис. 5,6 использовать вместо ячейки ИЛИ-НЕ ячейку И-НЕ, то счетчик так-же будет иметь коэффициент пересчета пять, но по кольцу будет циркулировать не единица, а нуль.

Счетчик Джонсона. . Так часто называют кольцевой счетчик, который тоже строится на основе замкнутого регистра сдвига, но с одной перекрестной (инверсной) связью. На рис. 6 показана схема построенного таким путем счетчика, имеющего коэффициент пересчета 10.

Здесь регистр сдвига К155ИР1 дополнен D-триггером. Вход D-триггера соединен с выходом четвертого разряда регистра, а на информационный вход I регистра подан сигнал не с прямого, а с инверсного выхода этого триггера. За счет этого и реализуется перекрестная связь в кольце. В отличие от простейших кольцевых счетчиков счетчик Джонсона имеет коэффициент пересчета вдвое больший числа составляющих его триггеров. В частности, счетчик рис. 6 под воздействием счетных импульсов n последовательно проходит следующие состояния:

n Q1 Q2 Q3 Q4 Q5
1 1
2 1 1
3 1 1 1
4 1 1 1 1
5 1 1 1 1 1
6 1 1 1 1
7 1 1 1
8 1 1
9 1

Как видно, при счете сначала от первого разряда до последнего распространяется волна единиц, а затем волна нулей. В счетчике Джонсона, как и в других кольцевых счетчиках, возможны сбои в виде лишних волн нулей или единиц. Для предотвращения их в десятичном счетчике простая цепь связи инверсного выхода последнего и входа первого разряда I=Q5 может быть заменена логической ячейкой, реализующей функцию I=Q1Q4+Q5. Связи, соответствующие этой ячейке, показаны штриховыми линиями на рис. 6. Подобная ячейка обеспечивает переход счетчика под воздействием входных импульсов из любой запрещенной комбинации в одну из разрешенных. На основе регистра с одной перекрестной связью может быть построен счетчик с любым четным коэффициентом пересчета. Если же нужен нечетный коэффициент пересчета 2N-1, то используется N-разрядный регистр сдвига, но на вход 1-го разряда подается сигнал не QN, a QNQN-i. При этом по сравнению с обычным счетчиком Джонсона пропускается одна кодовая комбинация, полностью составленная из нулей.

Источник

Лекция 16. Тема: Кольцевой счетчик

Название Лекция 16. Тема: Кольцевой счетчик
Дата 05.06.2013
Размер 173.69 Kb.
Тип Лекция
скачать

$frovaia tehnica i microprocessori chast1 1.doc

Конспект лекций по курсу: цифровая техника и микропроцессоры ташкент-2000 оглавление
Лекция Тема: Преобразователь кода для цифровой индикации
Лекция 16. Тема: Кольцевой счетчик
Лекция 19. Тема: Принцип аналого-цифрового преобразования информации

Лекция 16.

Тема: Кольцевой счетчик

В рассмотренных ранее счетчиках число поступлении на вход импульсов представляется в форме двоичного числа, цифры разрядов которого выражаются через состояния триггеров. При этом, если требуется получить десятичное представление числа импульсов, к выходам счетчика подключается дешифратор.

На рис. 16.1 показано подключение дешифратора к декаде десятичного счетчика. В этой схеме уровень лог. 1 появляется на том из выходов дешифратора, десятичный номер которого соответствует двоичному числу в счетчике. В процессе счета с каждым поступлением на вход импульса происходит переход лог. 1 на следующий выход, номер которого на единицу больше.

Неудобства, связанные с необходимостью применения дешифратора, устраняются в кольцевом счетчике: в нем число поступлений импульсов выражается непосредственно в десятичной системе счисления.

Кольцевой счетчик строится в виде сдвигового регистра, в котором выдвигаемая из старшего разряда информация вводится в младший разряд. Схема счетчика показана на рис. 1б.2. В счетчике использовано N триггеров ТТ. Перед началом счета импульсом начальной установки триггер 0 устанавливается в состояние 1, остальные триггеры уста­навливаются в состояние 0. Этому состоянию счетчика соответствует число 0. На выход счетчика, обозначенный цифрой 0, с прямого выхода триггера 0 передается лог.1. Далее каждый из приходящих на вход импульсов переписывает в счетчике 1 в следующий триггер и лог.1 передается на следующий выход, обозначенный цифрой, на единицу большей. Таким образом, по тому, какой из триггеров находится в состоянии 1, т.е. на выходе какого из триггеров возникает уровень лог. 1, выявляется число поступивших на вход импульсов непосредственно в десятичной системе счисления.

Кольцевой счетчик обеспечивает высокую скорость работы. Это связано с тем, что единица из одного триггера в другой передается непосредственно (без использования в цепи передачи логических элементов) путем подключения входов J и К каждого триггера соответственно к прямому и инверсному выходам предыдущего триггера.

После подачи N — 1 импульсов в состоянии 1 окажется (N 1)-й триггер, а с приходом N-го импульса единица из этого триггера перепишется в триггер 0 и счет импульсов начнется сначала. Следовательно, период цикла кольцевого счетчика равен числу использованных в нем триггеров. Например, для построения декады десятичного счетчика потребуется 10 триггеров (вместо четырех триггеров в двоичном счетчике). Таким обра­зом, возможность построения счетчика, выдающего числа непосредственно в десятичной системе счисления, достигается существенным увеличением числа используемых в схеме счетчика элементов.

Делители частоты импульсной последовательности

Делитель частоты — устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения им­пульсов, в некоторое число раз меньшую, чем частота импульсов вход­ной последовательности.

Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состоянии триггеров определяет в некото­рой системе счисления число импульсов, поступивших к данному мо­менту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из сообра­жений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логических элементов. Счетчик, имеющий то же значение N,может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.

Рассмотрим схемы делителей частоты с различными коэффициентами деления N.

Делитель частоты с коэффициентом деления N = 2. Схема делителя приведена на рис. 16.3,а. В моменты отрицательного фронта входных импульсов триггер переключается в новое состояние. Как видно из временной диаграммы на рис. 16.3,6, период импульсной последова­тельности Твых на выходе триггера оказывается вдвое больше периода следования импульсов на входе. Следовательно,fвых=1/Tвых=1/(2Tвх)=fвх/2, т.е. частота следования импульсов на выходе в два раза ниже, чем на входе.

Делитель частоты с коэффициентом деления N = 2 n . На рис. 16.4,а показано последовательное соединение делителей частоты с коэффици­ентом деления, равным двум, при котором выход каждого из делителей подключен к входу следующего. На выходе каждого делителя частота следования импульсов вдвое ниже, чем на входе.

Так, если частота следования импульсов на входе первого делителя fвх, то на выходе первого делителя fвых=fвх/2, на выходе второго fвых2=fвых1/2=fвх/2 2 на выходе третьего fвых3=fвых2/2=fвх/2 2 и т.д. При и каскадах подобного деления частота выходной последовательности окажется равной fвых=fвх/2 n , т.е. будет осуществляться деление частоты в N=2 n раз.

Делитель частоты с коэффициентом деления N = 3. Счетчик с перио­дом цикла N = 3 имеет простейшие межтриггерные связи без логических элементов. Этот счетчик может одновременно служить и делителем частоты с коэффициентом N= 3.

Делитель частоты с коэффициентом деления N = 5. Схема делителя и временная диаграмма работы приведены на рис. 16.4, таблица состояний в табл. 16.1.

Таблица 16.1

Номер входного импульса Состояние триггеров
текущее следующее
а3 а2 а1 а3 а2 а1
1 0 0 0 0 0 1
2 0 0 1 0 1 1
3 0 1 1 1 1 0
4 1 1 0 1 0 0
5 1 0 0 0 0 0
6 0 0 0 0 0 1
7 0 0 1 0 1 1

Как видно из временней диаграммы, на выходах триггеров всегда образуется последовательность импульсов с частотой в пять раз более низкой, чем частота импульсов на входе делителя.

Одноразрядный двоичный сумматор

Из рассмотренного ранее принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действия: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис. 17.1,а. Он имеет три входа для подачи цифр разрядов слагаемых аi,bi и переноса рi , на выходах формируются сумма si, и перенос pi+1 , предназначенный для передачи в следующий разряд. В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых, так и инверсных значений входных переменных аi,bi,pi. Пример такого одноразрядного сумматора приведен на рис. 17.1 ,б.

В табл. 17.1 показано функционирование одноразрядного сумматора.

Пользуясь этой таблицей истинности, запишем логические выражения для выходных величин si, и pi в базисе И-ИЛИ-НЕ:

На рис. 17.2 приведена схема сумматора, построенного с использо­ванием логических выражений.

Таблица 17.1

Входы Выходы
Слагаемые Перенос Сумма Перенос
0 0 0 0 0
0 1 0 1 0
1 0 0 1 0
1 1 0 0 1
0 0 1 1 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1

Многоразрядные двоичные сумматоры

В зависимости от способа ввода кодов слагаемых сумматоры делятся на два типа: последовательного и параллельного действия. В сумматоры первого типа коды чисел вводятся в последовательной форме, т.е. разряд за разрядом (младшим разрядом вперед), в сумматоры второго типа каждое слагаемое подается в параллельной форме, т.е. одновременно всеми разрядами.

Сумматор последовательного действия (рис.17.3.) Состоит из одно­разрядного сумматора, выход pi+1 которого соединен с входом рi через D-триггер. Изображенные на рисунке сдвиговые регистры RG не входят непосредственно в схему сумматора, они служат для подачи на вход сумматора разрядов, слагаемых (регистры 1 и 2) и приема выдаваемых сумматором разрядов суммы (регистр 3). Операция суммирования во всех разрядах слагаемых осуществляется с помощью одного и того же одноразрядного сумматора. Такое построение сумматора возможно за счет того, что слагаемые поступают в последовательной форме.

С первым тактовым импульсом на входы сумматора поступают из регистров 1 и 2 цифры первого разряда слагаемых а1 и b1 ,из D-триггера на вход рi ,подается уровень лог. 0. Суммируя поданные на входы цифры одноразрядный сумматор формирует первый разряд суммы S1 ,выдаваемый на вход регистра 3, и перенос р1 ,принимаемый в D-триггер Второй тактовый импульс осуществляет в регистрах сдвиг на один разряд вправо; при этом на входы одноразрядного сумматора подаются цифры

второго разряда слагаемых а2,b2 и перенос р2 , получающаяся цифра второго разряда суммы вдвигается в регистр 3, перенос рз принимается в триггер и т.д.

Очевидное достоинство сумматора последовательного действия за­ключается в малом объеме оборудования, требуемого для его постро­ения. Однако связанная с этим необходимость в последовательной обработке разрядов приводит к низкому быстродействию.

Сумматор параллельного действия. Состоит из отдельных разрядов, каждый из которых содержит одноразрядный сумматор (рис. 17.4).

При подаче слагаемых цифры их разрядов поступают на соответст­вующие одноразрядные сумматоры. Каждый из одноразрядных сумма­торов формирует на своих выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход одноразрядного сумматора следующего, более старшего разряда.

Повышение быстродействия параллельных сумматоров. Для обеспе­чения высокого быстродействия параллельные сумматоры должны строиться на элементах, также имеющих высокое быстродействие. Трудности в достижении высокого быстродействия сумматора, постро­енного по схеме на рис. 17.4, связаны с тем, что процесс распространения переносов в нем носит последовательный характер. Импульс переноса в каждом разряде формируется после того, как будет сформирован и передан импульс переноса из предыдущего разряда. В наиболее неблагоприятном случае возникший в младшем разряде перенос может последовательно вызывать переносы во всех остальных разрядах. При этом время передачи переносов t = пt1 , где t1 — задержка распространения переноса в одном разряде.

Уменьшение t1 достигается следующими приемами.

1. При построении схем одноразрядных сумматоров стремятся к уменьшению числа элементов в цепи между входом, на который посту­пает импульс переноса рi и выходом, на котором формируется переда­ваемый в следующий разряд импульс переноса рi+1 .Этот принцип реализован в схеме сумматора на рис. 17.1, в которой цепь от рi k рi+1 содержит один логический элемент И-ИЛИ-НЕ.

2. В цепях от рi к рi+1 применяют элементы с повышенным быстро­действием.

3. Схемы сумматора следует строить таким образом, чтобы сигналы с выхода каждого логического элемента в цепи от рi к рi+1 поступали на возможно меньшее число других логических элементов, так как присо­единение каждого дополнительного элемента к той или иной точке цепи переносов, как правило, приводит к увеличению паразитной емкости и длительности фронтов сигналов и, следовательно, к увеличению задержки распространения сигнала и снижению быстродействия сумматора.

4. Применяют устройства формирования переносов в параллельной форме. В показанном на рис. 17.4 сумматоре с помощью устройства;

называемого блоком ускоренного переноса, производится формирование переносов в параллельной форме, т.е. одновременно для всех разрядов.

Переносы из этого блока поступают во все разряды сумматора одновременно. При этом разрядные сумматоры не содержат цепей формирования переносов, они формируют только сумму Si и величину уi и хi, для получения которых переносы не требуются. Эти величины уi и хi необходимы для формирования переносов в блоке ускоренного переноса, они определяют следующие ситуации: у, = 1 означает, что в 1-м разряде перенос рi+1 в следующий (i+1 )-й разряд необходимо формировать независимо от поступления в данный разряд переноса из предыдущего разряда; xi = 1 означает, что в i-м разряде перенос рi+1 должен формироваться только при условии поступления переноса рi из предыдущего разряда.

Р
ассмотрим принцип построения блока ускоренного переноса. Пере­нос р2 во второй разряд должен формироваться при условии у1 = 1 или при условии хi = 1 и наличии переноса на входе p1 т.е. p2 =y1vx1p1 После преобразований получим

Аналогичные выражения можно построить для переносов в другие разряды

Предлагаем самостоятельно убедиться в справедливости следующих выражений:

На рис. 17.5,а и б показаны схема блока ускоренного переноса и его условное обозначение.

Входящие в выражения р2. р5 величины yi,xi формируются одновременно во всех разрядных сумматорах, одновременно поступают на входы блока ускоренного переноса, и, следовательно, в этом блоке одновременно формируются переносы, подаваемые в разрядные сумматоры. После поступления переносов из блока ускоренного переноса в разрядных сумматорах формируются суммы Si.

Формирование инверсных значении уi и хi и суммы Si в разрядном сумматоре может быть выполнено по следующим логическим выраже­ниям:

Схема разрядного сумматора, построенного в соответствии с этими выражениями, показана на рис. 17.5,в.

Тема: Десятичные сумматоры

Для построения многоразрядных двоичных сумматоров, как было показано в предыдущей лекции, необходимы одноразрядные двоичные сумматоры. Аналогично многоразрядные десятичные сумматоры строятся с использованием одноразрядных десятичных сумматоров. Последние выполняют операцию суммирования десятичных цифр аi,bi и переноса рi , поступающих в разряд, и формируют на выходах десятичную цифру суммы Si и перенос pi+1 для передачи в следующий десятичный разряд.

При использовании десятичной системы счисления цифры разрядов десятичного числа представляются в двоичной форме. В связи с этим одна из особенностей одноразрядных десятичных сумматоров связана с тем, что суммируемые десятичные цифры аi ,bi представляются многоразрядными двоичными числами (переносы рi независимо от используемой системы счисления могут иметь лишь значения 0 либо 1). Рассмотрим построение одноразрядного сумматора десятичных цифр, представляемых в коде 8421.

Сумматор для кода 8421 (рис.18.1). В работе сумматора этого типа имеются особенности в формировании переноса и суммы по сравнению с работой двоичного сумматора.

Схема одноразрядного десятичного сумматора .(рис. 18.1) включает четырехразрядный двоичный сумматор I схему формирования переноса рi+1 в следующий десятичный разряд II и схему коррекции суммы III. Последняя представляет собой трехразрядный сумматор, в котором при рi+1=1 производится прибавление единицы в разрядах нескорректированной суммы с весовыми коэффициентами 2 и 4.

Операция суммирования в случае, когда либо одно слагаемое, либо оба слагаемых имеют отрицательные значения, может производиться с представлением таких слагаемых в обратном коде.

Схема формирования обратного кода. В десятичной системе счисления обратный код образуется путем преобразования каждой цифры числа в дополнение до 9. В табл. 18.1 приведены для десятичных цифр О, 1. 9 прямые коды и соответствующие им обратные коды.

цифра

Прямой код 8421 Обратный код 8421
a (8) i a (4) i a (2) i a (1) i b (8) i b (4) i b (2) i b (1) i
0 0 0 0 0 1 0 0 1
1 0 0 0 1 1 0 0 0
2 0 0 1 0 0 1 1 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 0 0
6 0 1 1 0 0 0 1 1
7 0 1 1 1 0 0 1 0
8 1 0 0 0 0 0 0 1
9 1 0 0 1 0 0 0 0

Из сопоставления приведенных в таблице значений аi (2) , аi (1) соответствующих им bi (2) , bi (1) нетрудно заключить, что

Логические выражения для bi (2) , bi (1) можно получить из карт Вейча

На рис. 18.2 приведена схема, формирующая обратный код по полученным выше логическим выражениям.

Источник

Читайте также:  Регулировка однофазного индукционного счетчика

Счетчики и показания © 2021
Внимание! Информация, опубликованная на сайте, носит исключительно ознакомительный характер и не является рекомендацией к применению.

Adblock
detector